背景：

EE本科，大三接触了一点点CMOS的filter design。但没有CMOS的相关基础。

MS时各种原因折腾了一次transfer。 Circuits方向，学校一般, Teaching Assistant，GPA还算不错。选课全部analog mixed-signal design方向。

知识范围：Analog integrated Circuits，Digital integrated circuits，Pipeline ADC, Sigma-delta ADC, Switch-cap filter, High speed IO, 很一般的PLL design, 入门级别的DC-DC converter，基本快忘记的Solid State Device, 和正在学习的Tranceiver circuits

一个research project： CMOS thermal sensor，主要是bandgap和Sigma delta的结合，原理大致懂，细节不是很明白。但硬着头皮做了出来，企图tape out不知能否成功。

Objective: Analog mixed-signal/RF design. Only design, no test, no DC-DC, no digital. Whatever company is OK.

无关系，无内推，无业界经验。本有一个偶然的机会可能去I家做IO方向的design，但后因I在AZ分部freeze了人事，无果。 海投无数，基本都是在公司的网站投的，叫得出叫不出名字的都投了。只投了analog mixed-signal design position。

搜索工作的时候推荐使用indeed，搜索很方便

结果:

Onsite: N, S, F, TI, ADI ,Marvell  后面三家因为先约了onsite，之后S家给了offer，就婉拒了

Offer: N, S, F(verbal)  基本上去了的onsite的都拿了offer

电话面试直接被rej了的：Qcom

剩下的公司，基本上电话的机会都没给。

因为没有像大神们那样收集offer像集邮一样的习惯，所以早早的就从了一家而且后面的onsite都拒掉了。可能面经不是很足，望原谅。

关于面试：

复习：

吸取了之前找internship的教训，复习到觉得自己差不多了之后才开始投简历。因为一旦公司的一个职位给了你面试机会而你没有抓住的话，基本上就没有第二次机会了。如果抱着试试的态度浪费掉了。很可能以后你准备好了觉得自己完全能胜任的时候，也不会有人再给你机会了。

复习的参考基本上是上课的ppt，笔记，还有Sansen的Analog Essential. 自己学过的或者觉得应该学习的知识能弄得越明白越好，因为永远不知道面试官喜欢问什么。在此真诚致谢Sansen大师，每次读完您的书都有豁然开朗的感觉。

本人因为水平有限实在没有敢在简历上吹牛。简历上写出来的就算是自己做过的东西，也有些因为没有很仔细的推敲也被人问的不知道南北过。简历上敢写的就一定要有信心能经得起细节上的推敲。自己对着自己的简历细细的思考一下自己写上去的东西每一步怎么做，为什么这么做，好处是什么，trade off在哪里

Project如果是teamwork之类的话，建议还是自己重新去做一遍，尽管phone interview不太问，onsite的时候问题都是很细节的，很多proj的细节如果没有做过的话是很难立刻回答上来的，这样会给面试官一种没有做过的感觉。

简历和cover letter：

如何写好一个简历，参见http://randommumble.blogspot.com/

受益良多

Coverletter也很重要，有两个面试都是HR看了coverletter的描述之后打电话问我是否有兴趣约一下面试

个人经验觉得简历和coverletter是面试中非常非常重要的一部分，因为这两个东西直接决定了有没有人给你机会表现自己。纵使个人的真实本事再大，在HR筛选的时候就被滤掉了，再大的本事也发挥不出来，这无疑是很遗憾的。

Phone Interview:

Qcom: 第一次面Qcom是半年多前在找intern的时候顺便投的，算是第一个full time面试了，position是analog mixed-signal design，当时没有好好准备，基本上就是问了folded cascode amp, 如何增加gain, pole and zeros, 卡在了如果folded cascode folding 那两点的supply current bias的管子如果有mismatch的话，input voltage offset是多少,答案很简单是(delta I/ AC gain).Razavi和Sansen的书上都有说，但当时没有好好看。再以后这个职位就再没对我open过。

第二次面Qcom是North Carolina的IO组，做serdes，可能是QCOM近半年面试的人太多，导致面试官太忙临时没时间面我，换了个手下的小印来面。第一次体会了印度人面试杀手的威力。只问了我两个问题，一个是PLL 的phase noise优化方式有哪几种，二是Pipeline的Nonlinearity优化方式有哪几种。我表达了不会然后试着说了一下诸如calibration之类的答案。然后他下结论说我没有认真准备面试然后就不面了，问我有何问题问他。对上述两个问题我现在也不太能说出明确的答案，我当时问他答案是什么，他说不能告诉我这是秘密。之后就挂了。

N: analog组的manager面试，组里做Mixed signal design,有pll, thermal sensor, io, CDR etc..简历问的很细，前后问了1个小时，我所做的thermal sensor的原理, PLL的带宽，电容值多少，如果想增大带宽的办法，优缺点，low power current mirror, bandgap 原理, pipeline ADC第一级的结构，why 2.5 bit, 第一级amp怎么做,2 stage amp的优缺点，两个pole和zero的位置，ADC pipline和sigmadelta比较，CT 和DT的比较,etc…答得很顺，电话里就给了onsite.

TI: 介绍了一下组里是做Sigma delta，前身是NI，在Santa Clara，两个组，一个是做Capacitance sensing,一个是做temperature sensing。问我有没有offer，然后问我什么时候方便onsite，结束。

ADI: 传统老牌做analog最高端的公司，low power low noise AMP的组，各种三极管的gain，三极管amp如果temperature independent，feedback amp的output referred noise，resistor的size, power和noise的trade off，各种noise，amp的output stage 的noise, etc…记不太清楚了，因为基本不太接触三极管，都是当场在纸上现推的，纯粹是随着MOSFET的感觉来对待NPN的，先推出GM ROUT之后换成三极管的GM 和ROUT.对面貌似还算满意。之后约ONSITE在wilmington。但我面试之后第二天收了offer，只能遗憾的推掉了。

一共也就这么几个电面，所以电面的经验也不是很足，刚开始面试特别紧张，后来也还是很紧张。运气很好的是F, Marvell, S都是直接给的onsite

Onsite Interview:

N家：

有出题的也有问简历的，题目主要包括filter 的transfer function, Switch cap的settling time, Equalizer的transfer function, Feedback Amplifier的transfer function, BW, GBW. Tline 的reflection, IO 中TX RX的各种结构比如CML, 优缺点，LDO和DCDC的对照。

简历问的很细，bandgap如果加amp的话两个loop gain, bandgap的具体推导, 我每一个proj的原理，原理图，公式, 比如具体到PLL loop filter每个cap的取值如何算的，仿真的时候chargepump遇到mismatch的问题，如果解决的，每次改动以后输出点的电压波形变化如何。我做的thermal sensor具体原理，结构的选择。

S家：

因为第一天面了N家，S家面试的时候特别累，面的也很难，一上来就是各种noise，noise的bw，震荡条件，公式推导，current mirror的noise，然后switch cap有Slew rate时输出的响应如何，amp没反应时的charge sharing, amp工作时的charge sharing, Mos管过duty ratio 1:9 switch之后的flicker和thermal 分别如何变化。ADC的amp和comparator的offset分别如何影响输出SNDR，PLL WHY NEED charge pump，bandwidth为什么这么选择， BUCK CONVERTER PWM如何产生，如果 duty ratio 太小怎么办,ind上的电压波形，电流到了0之后输出Vout如何变化，amp有没有miller cap极点的移动，LNA的ind选择，current mirror mismatch深度推导，noise和linearity 的trade off, feedback amp input impedance 随frequency的变化 etc…

题很难，面的也一般

F家：

总体很简单，技术问题不多，倒是behavior的问题很多，比如如何当好一个leader，team不团结怎么办之类的，我也不知道怎么回答比较好，技术上的问题都是AMP, BANDGAP, PLL, RF TX 和RX的一些结构问题，有一个印象很深刻，bandgap三极管比例的选择，为什么1：8,因为方便layout的对称。

个人感觉onsite比Phone简单，因为很多题目就算很难面试官也会给提示引导你到正确的答案，而且onsite就算错也还有回旋的余地，有时候可能是一个并联当成串联了之类的小错误，在onsite的时候因为有推导过程所以面试官有些不会在意这种小错，但是phone 的时候答案错了就是错了。

总结：

在找工作初期的确是对公司没什么要求，但心里最希望去的三个组：TI的ADC组, QCOM的PLL组, MAXIM的ADC组。但随着自己准备的越来越充足，和面试的眼界越来越开阔，这种观点也随之变化。面试是个自我完善和学习的过程，不只自己温故知新，也从不同的面试官的问题和言行学到了一个designer所应该具有的各种各样的知识和品质。而且面试不只是公司对个人的选择，也是个人对公司的选择，我面试到最后的感觉就是很期待这个面试官能提出一些新鲜的问题让我好好想一想。给我些意外的惊喜。

意外之喜有三吧，第一家onsite 的N家所有的manager都对我很好，大老板和manager们都跟我聊了很久，给我建立了极大的信心，让我基本上从那时候起就越面越顺。

第二是 S家面的其实不是很好，但我觉得基本上我懂得还都是表现出来了，组里的印度人和中国人都对我很关照，觉得我尽管学的不是很细还算有培养前途。

第三是收到了ADI的面试，作为一个一般学校的new grad MS 已经很知足了。

最后从了S家的R&D，在San Jose， 给的title 是 research engineer, 做RFIC,作为一个基本没怎么research过的小白还是很有压力的。我个人最早对S家还是有点偏见的，但是从一开始面试就直接被组里面人的水准给折服了，打从心里佩服他们对于design的钻研和热爱程度。作为一个本身对这个行当非常热爱的人感到很兴趣相投，而且这是一个非常好的和高手们学习的机会，于是offer一发下来就立马签了。

自己一路这么走过来的，所以也理解身边人们的心中所焦虑，拿了dream offer之后就没有再去别家面试，抢了别人的机会这样对别人或者对公司都不太好。

如果选择这行，就好好学着去热爱它，我觉得一个面试官是可以从和面试者的对话中感受到他是否有思考过，思考了多少，对这份行业有多少的热爱。因为往往招一个new grad不只是招来干活的，也是招来培养的，这种热爱决定了一个人培养的前景，于公司于己都是很重要的。

最后能拿到offer要感谢的人很多。最感谢老婆一直以来的辛勤支持，让我一心一意的做好自己的事情就行了。还有大师兄给予的辅导和指点也让我受益匪浅。感谢父母总是对我很耐心，感谢亲人们经常的关心。感谢身边帮我解惑的同学们，感谢DSCLAN的同志们经常忍受我在群里唱歌，因为你们每个人的强大才让我总觉要好好努力不能被你们落下。

感觉半导体今年整体是有夕阳产业的意味，从职位的发布数量就可以看出。年景不好，已然尽力，分享一点经验给大家，希望身边找工作的同学朋友们都有一个好归宿。